Chip di memoria flash di W9725G6JB25I-ND, PARALLELO istantaneo 84WBGA di IC DRAM 256mb NAND

Chip di memoria flash W9725G6JB25I-ND, IC DRAM 256M 84WBGA PARALLELO

Descrizione:

Il W9725G6JB è bit DDR2 SDRAM di 256M, organizzato come 4.194.304 parole x 4 banche x 16 bit. Questo dispositivo raggiunge i tassi di trasferimento ad alta velocità fino a 1066Mb/sec/pin (DDR2-1066) per varie applicazioni. W9725G6JB è ordinato nei seguenti gradi della velocità: -18, -25, 25I, 25A, 25K e -3. Le -18 parti del grado è compiacenti alla specificazione DDR2-1066 (7-7-7). Le parti del grado di -25/25I/25A/25K sono compiacenti DDR2-800 (5-5-5) o DDR2-800 (6-6-6) alla specificazione (le parti industriali del grado 25I che è garantita per sostenere il ≤ del ≤ TCASE di -40°C 95°C). Le -3 parti del grado è compiacenti alla specificazione DDR2-667 (5-5-5).

La temperatura automobilistica delle parti del grado, se offerto, ha due requisiti simultanei: la temperatura ambiente (TA) che circonda il dispositivo non può essere di meno che -40°C o maggior di +95°C (per 25A), +105°C (per 25K) e la temperatura di caso (TCASE) non possono essere di meno che -40°C o maggior di +95°C (per 25A), +105°C (per 25K). Le specifiche di JEDEC richiedono la velocità di rinfrescamento di raddoppiarsi quando TCASE supera +85°C; ciò inoltre richiede l'uso dell'auto ad alta temperatura rinfresca l'opzione. Ulteriormente, la resistenza di ODT e l'impedenza dell'ingresso/uscita devono essere ridotte le imposte su quando TCASE è < 0=""> +85°C.

Tutti input di indirizzo e di controllo sono sincronizzati con un paio degli orologi differenziali esternamente forniti. Gli input sono chiusi al punto trasversale degli orologi differenziali (aumento di CLK e NON CLK che cadono). Tutti i I/Os sono sincronizzati con un singolo DQS o paio concluso di differenziale DQS- NON DQS ad un modo sincrono di fonte.

Caratteristiche:

• Alimentazione elettrica: VDD, VDDQ = un ± 0.1V di 1,8 V
• Doppia architettura di tasso di dati: due trasferimenti di dati per ciclo di clock
• Latenza di CAS: 3, 4, 5, 6 e 7
• Lunghezza di scoppio: 4 e 8
• Gli stroboscopi bidirezionali e differenziali di dati (DQS e NON DQS) sono trasmessi/ricevuti con i dati
• Bordo-allineato con i dati colti e centro-allineato con rediga i dati
• Il DLL allinea le transizioni di DQS e di DQ con l'orologio
• Input di orologio differenziale (CLK e NON CLK)
• I dati mascherano (DM) per redigono i dati
• I comandi introdotti su ogni bordo di CLK, dati e maschera positivi di dati sono forniti di rimandi ad entrambi i bordi di DQS
• NON latenza additiva programmabile inviata di CAS di sostegno per fare efficienza del canale omnibus di dati e di comando
• Legga la latenza = la latenza additiva più la latenza di CAS (RL = AL + CL)
• Adeguamento di impedenza del Fuori Chip driver (disturbo ossessivo compulsivo) e Su Dado termine (ODT) per migliore qualità di segnale
• l'operazione di Automatico-precarica per colto e scrive gli scoppi
• L'auto rinfresca e l'auto rinfresca i modi
• Precaricato spenga e Active Power giù
• Scriva la maschera di dati
• Scriva la latenza = la latenza colta - 1 (WL = RL - 1)
• Interfaccia: SSTL_18
• Imballato nella palla di WBGA 84 (² di 8X12.5 millimetro), facendo uso dei materiali senza piombo con RoHS compiacente