Chip di memoria di H9HCNNNBUUMLHR DRAM, Ram di memoria 16gb per il personal computer LPDDR4 BGA200

Caratteristiche

· VDD1 = 1.8V (1.7V a 1.95V)
· VDD2, VDDCA e VDDQ = 1.1V (1,06 - 1,17)
· DQ terminato VSSQ segnala (DQ, DQS_t, DQS_c, DMI)
· Singola architettura di tasso di dati per comando e l'indirizzo;
- tutti i controllo ed indirizzo hanno chiuso al bordo in aumento dell'orologio
· Doppia architettura di tasso di dati per il canale omnibus di dati;
- due accessi ai dati per ciclo di clock
· Input di orologio differenziale (CK_t, CK_c)
· Stroboscopio differenziale bidirezionale di dati (DQS_t, DQS_c)
- La transazione sincrona di dati di fonte ha allineato allo stroboscopio differenziale bidirezionale di dati (DQS_t, DQS_c)
· Il sostegno del perno di DMI scrive i dati che mascherano e la funzionalità di DBIdc
· RL programmabile (latenza colta) e WL (scriva la latenza)
· Lunghezza di scoppio: 16 (difetto), 32 ed al volo
- Il modo al volo è permesso a da SIG.RA
· L'auto rinfresca e l'auto rinfresca di sostegno
· Tutta l'auto della banca rinfresca e diretto per auto della banca rinfresca di sostegno
· TCSR automatico (l'auto a temperatura compensata rinfresca)
· PASR (l'auto parziale di matrice rinfresca) dalla maschera della Banca e dalla maschera di segmento
· Calibratura del fondo ZQ