Chip di memoria flash mobile di HY5PS1G831CFP-S6 RDT DRAM 128MX8 0.4ns CMOS PBGA60

Chip di memoria flash HY5PS1G831CFP-S6 RDT DRAM, 128MX8, 0.4ns, CMOS, PBGA60

Caratteristiche

• VDD = 1,8 +/- 0.1V•VDDQ = 1,8 +/- 0.1V
• Tutti gli input ed uscite sono compatibili con l'interfaccia SSTL_18
• 8 banche
• Operazione degli input di orologio completamente differenziale (CK, /CK)
• Doppia interfaccia di tasso di dati
• La transazione di sincrono-dati di fonte ha allineato allo stroboscopio bidirezionale di dati (DQS, /DQS)
• Stroboscopio differenziale di dati (DQS, /DQS)
• Emissioni dei dati su DQS, bordi di /DQS una volta colti (DQ orlati)
• Immissioni dei dati sui centri di DQS quando scriva (DQ concentrato)
• Sul DLL del chip allini la transizione di DQ, di DQS e di /DQS con la transizione delle CK
• La maschera del dm scrive dato-sia ai bordi aumentanti che di cadute dello stroboscopio di dati
• Tutti gli indirizzi ed input di controllo eccetto i dati, gli stroboscopi di dati e le maschere di dati si sono agganciati i bordi in aumento dell'orologio
• Latenze programmabile 3, 4, 5 e 6 di CAS di sostegno
• Latenze additiva programmabile 0, 1, 2, 3, 4 e 5 di sostegno
• Lunghezza programmabile 4/8 di scoppio con sia il bocconcino sequenziale che il modo di interleave
• Otto interni contano le operazioni con singolo RAS pulsato
• L'auto rinfresca e l'auto rinfresca di sostegno
• serrata del tRAS di sostegno
• 8K rinfrescano i cicli /64ms
• JEDEC 60ball standard FBGA (x4/x8), 84ball FBGA (x16)
• Opzione completa del driver di forza controllata da EMR
• Su muore il termine di sostegno
• Fuori da adeguamento di impedenza del driver del chip di sostegno
• Legga lo stroboscopio di dati di sostegno (x8 soltanto)
• Auto-rinfreschi l'entrata ad alta temperatura

• Questo prodotto è conformemente a riguardare direttivo di RoHS.

Caratteristica: