products

Alta efficienza del supporto della superficie del chip di memoria 256MX16 CMOS PBGA96 di Dram di H5TQ4G63CFR-RDC

Informazioni di base
Certificazione: ORIGINAL PARTS
Numero di modello: H5TQ4G63CFR-RDC
Quantità di ordine minimo: 1 pacchetto
Prezzo: Negotiation
Imballaggi particolari: pacchetto del vassoio, 1600/box
Tempi di consegna: 3-5 giorni di lavoro
Termini di pagamento: T/T, Paypal, Western Union, impegno ed altri
Capacità di alimentazione: 10K al mese
Informazioni dettagliate
Articolo no.: H5TQ4G63CFR-RDC Tipo di IC di memoria: LA RDT DRAM
Modalità di Access: MULTI SCOPPIO DELLA PAGINA DELLA BANCA Pacchetto: R-PBGA-B96
Larghezza di memoria: 16 Montaggio: Montaggio superficiale
Evidenziare:

memoria dinamica a accesso casuale

,

memoria di ram CI


Descrizione di prodotto

Chip di memoria H5TQ4G63CFR-RDC RDT DRAM, 256MX16, CMOS, PBGA96 di Dram
 
Il H5TQ4G63 è un tasso di 4.294.967.296 del bit di CMOS dati del doppio III (DDR3) DRAM sincrono, adatto idealmente per le applicazioni della memoria principale che richiede la grande densità di memoria e l'alta larghezza di banda. Di SK Hynix 4Gb DDR3 SDRAMs di offerta funzionamenti sincroni completamente forniti di rimandi sia ai bordi aumentanti che di cadute dell'orologio. Mentre tutti gli indirizzi ed input di controllo si agganciano i bordi in aumento delle CK (bordi di caduta delle CK), i dati, stroboscopi di dati e scrivono le maschere che di dati gli input sono provati sia sui bordi aumentanti che di cadute di. I percorsi dei dati internamente sono canalizzati e l'8 bit prefetched per raggiungere la larghezza di banda molto alta.
 

Caratteristiche

  • VDD=VDDQ=1.5V +/- 0.075V
  • Operazione degli input di orologio completamente differenziale (CK, CK)
  • Stroboscopio differenziale di dati (DQS, DQS)
  • Sul DLL del chip allini la transizione di DQ, di DQS e di DQS con la transizione delle CK
  • Le maschere del dm scrivono dato-sia ai bordi aumentanti che di cadute dello stroboscopio di dati
  • Tutti gli indirizzi ed input di controllo eccetto i dati, gli stroboscopi di dati e le maschere di dati si sono agganciati i bordi in aumento dell'orologio
  • Latenze programmabile 5, 6, 7, 8, 9, 10, 11, 13 e 14 di CAS di sostegno
  • Latenze additiva programmabile 0, CL-1 e CL2 di sostegno
  • CAS programmabile scrive la latenza (CWL) = 5, 6, 7, 8 9 e 10
  • Lunghezza programmabile 4/8 di scoppio con sia il bocconcino sequenziale che il modo di interleave
  • Commutatore di BL al volo
  • 8banks
  • La media rinfresca il ciclo (Tcase di 0°C~ 95°C)
    • 7,8 µs a 0°C ~ 85°C
    • 3,9 µs a 85°C ~ 95°C temperatura commerciale (0°C ~ 95°C) temperatura industriale (-40°C ~ 95°C)
  • JEDEC 78ball standard FBGA (x8), 96ball FBGA (x16)
  • Forza del driver selezionata da EMRS
  • Dinamico sopra muore il termine di sostegno
  • Perno asincrono di RISISTEMAZIONE di sostegno
  • Calibratura di ZQ di sostegno
  • TDQS (stroboscopio di dati di termine) di sostegno (x8 soltanto)
  • Scriva Levelization ha sostenuto
  • un'pre-ampiezza di 8 bit

Attributi tecnici

 
 
 
 
 

ECCN/UNSPSC

 
 

Dettagli di contatto
Karen.