Memoria di Ram di H9CCNNN8JTALAR 8Gb per stoccaggio dei desktop computer LPDDR3 BGA178

Stoccaggio del chip di memoria del chip di memoria H9CCNNN8JTALAR 8Gb LPDDR3 BGA178 di DRAM

H9CCNNN8JTALAR

Caratteristiche:

[FBGA]

[LPDDR3]

• VDD1 = 1.8V (1.7V a 1.95V)
• VDD2, VDDCA e VDDQ = 1.2V (1.14V a 1,30)
• HSUL_12 interfaccia (logica Unterminated ad alta velocità 1.2V)
• Doppia architettura di tasso di dati per il canale omnibus di dati di comando, di indirizzo e;
  - tutti i controllo ed indirizzo eccetto CS_n, CKE hanno chiuso sia al bordo aumentante che di caduta dell'orologio
  - CS_n, CKE ha chiuso al bordo in aumento dell'orologio
  - due accessi ai dati per ciclo di clock
• Input di orologio differenziale (CK_t, CK_c)
• Stroboscopio differenziale bidirezionale di dati (DQS_t, DQS_c)
  - La transazione sincrona di dati di fonte ha allineato allo stroboscopio differenziale bidirezionale di dati (DQS_t, DQS_c)
  - I emissioni dei dati hanno allineato al bordo dello stroboscopio di dati (DQS_t, DQS_c) quando operazione di lettura
  - Le immissioni dei dati hanno allineato al centro dello stroboscopio di dati (DQS_t, DQS_c) quando SCRIVA l'operazione
• Le maschere del dm redigono i dati sia al bordo aumentante che di caduta dello stroboscopio di dati
• RL programmabile (latenza colta) e WL (scriva la latenza)
• Lunghezza programmabile di scoppio: 8
• L'auto rinfresca e l'auto rinfresca di sostegno
• Tutta l'auto della banca rinfresca e per auto della banca rinfreschi di sostegno
• TCSR automatico (l'auto a temperatura compensata rinfresca)
• PASR (l'auto parziale di matrice rinfresca) dalla maschera della Banca e dalla maschera di segmento
• DS (forza dell'azionamento)
• DPD (in profondità spenga)
• ZQ (calibratura)
• ODT (su muore il termine